1引言
    近年來(lái)，隨著電子產(chǎn)品小型化和多功能化的發(fā)展，IC、LSI、VLSI的集成密度和速度大幅度提高，表面貼裝技術(shù)（SMT）得到廣泛應(yīng)用。與此同時(shí)，隨著敏感度的不斷提高，電路中的半導(dǎo)體芯片在電脈沖沖擊下顯得越來(lái)越脆弱。通過(guò)傳導(dǎo)和感應(yīng)進(jìn)入電子線路的各類電磁噪聲、浪涌電流、甚至人體靜電放電（ESD）均能使整機(jī)產(chǎn)生誤動(dòng)作或損壞半導(dǎo)體元器件[1]。芯片內(nèi)部的保護(hù)電路由于受到芯片空間的限制，無(wú)法做得很大，僅能保證芯片和電路板在制造過(guò)程中不受ESD損害。然而，實(shí)際應(yīng)用中電子整機(jī)產(chǎn)品可能經(jīng)受的ESD電壓等級(jí)遠(yuǎn)遠(yuǎn)超出片上保護(hù)的范圍。因此，有必要為芯片安裝輔助的片外ESD抑制器件。
    傳統(tǒng)的圓片型ZnO壓敏電阻器由于尺寸過(guò)大、壓敏電壓過(guò)高、響應(yīng)速度慢、能量耐受能力小等缺點(diǎn)，不能滿足新型電子產(chǎn)品ESD保護(hù)的要求。疊層片式ZnO壓敏電阻器（以下簡(jiǎn)稱MLV）已經(jīng)開始逐漸取代圓片型壓敏電阻器和硅齊納二極管，成為新型電子產(chǎn)品ESD保護(hù)的首選元件。
2MLV的性能特點(diǎn)
    MLV是一種基于ZnO壓敏陶瓷材料，采用特殊的制造和處理工藝而制得的高性能電路保護(hù)元件，其伏安特性符合I=kVa，能夠?yàn)槭鼙Ｗo(hù)電路提供雙向瞬態(tài)過(guò)壓保護(hù)。
    與傳統(tǒng)的圓片型ZnO壓敏電阻器相比，MLV具有以下優(yōu)點(diǎn)：
    （1）體積更小
    1206（3mm×1.5mm）已經(jīng)成為MLV的標(biāo)準(zhǔn)尺寸，這僅為同類圓片型壓敏電阻器和齊納二極管尺寸的1/4到1/3。0805、0603和0402尺寸標(biāo)準(zhǔn)也將很快得到應(yīng)用。日本的村田公司和松下公司甚至已分別于1997年和1998年創(chuàng)紀(jì)錄地推出了0201型MLV[2]。
    （2）能量耐受能力和通流能力更高
    表1對(duì)西門子－松下公司的圓片型和片式壓敏電阻器的性能進(jìn)行了比較。

表1圓片型和片式壓敏電阻器的性能比較[3]

項(xiàng)目
 圓片型
 片式
 
型號(hào)
 CN1812K11G
 S05K11
 
面積/cm2
 0.196
 0.144
 
壓敏電壓/V
 18
 18
 
Imax(8/20μs)/A
 100
 800
 
Wmax(2ms)/J
 0.3
 1.9
 

    由表1可見，對(duì)于壓敏電壓相同的圓片型和片式壓敏產(chǎn)品，后者的8/20μs脈沖電流峰值和2ms方波能量耐受能力可分別達(dá)到前者的8倍和6倍。
    疊層結(jié)構(gòu)帶來(lái)的可用電極面積增加是使MLV能量耐受能力更高、電流分配更為有效的主要原因。
    如圖1所示，在MLV內(nèi)部，ZnO陶瓷層與金屬內(nèi)電極層呈交替疊加結(jié)構(gòu)，相鄰兩內(nèi)電極層與所夾的陶瓷層組成一個(gè)單層“壓敏電阻器”，這些小的“壓敏電阻器”又通過(guò)外電極并聯(lián)在一起，從而大大提高了整片的有效電極面積，使瞬態(tài)過(guò)電壓產(chǎn)生的熱量能均勻地耗散在外電極間的整個(gè)區(qū)域內(nèi)，從而保證了元件高的能量耐受能力。
    同時(shí)，疊層結(jié)構(gòu)使得器件具有類似大電流功率晶體管的外電極電流注入模式，如圖2所示，這對(duì)于實(shí)現(xiàn)其大通流容量同樣重要。
    圖2MLV外電極及內(nèi)電極間電流注入模式
    （3）限制電壓小，保護(hù)性能好
    壓敏電阻器保護(hù)性能的好壞主要取決于殘壓比UC/UB，其中UC為限制電壓，UB為壓敏電壓。由于采用多層結(jié)構(gòu)，當(dāng)脈沖電流峰值I一定時(shí)，流過(guò)MLV兩內(nèi)電極間的電流僅為I/n(n為內(nèi)部陶瓷層數(shù))，其UC必然較小。因此，對(duì)于UB相同的MLV和圓片式產(chǎn)品，前者的保護(hù)性能將顯著強(qiáng)于后者。
    （4）響應(yīng)速度更快、電壓過(guò)沖小
    ZnO材料本身的響應(yīng)速度極快，響應(yīng)時(shí)間小于500ps[4]。傳統(tǒng)的圓片式ZnO壓敏電阻器的響應(yīng)速度較慢主要是由其封裝和引線帶來(lái)的寄生電感造成的。MLV由于完全采用表面安裝形式，無(wú)任何引線和外部封裝，幾乎是零電感，因此響應(yīng)時(shí)間極短，僅為1ns～5ns，而且電壓過(guò)沖很小。
    （5）壓敏電壓易調(diào)
    圓片式ZnO壓敏電阻器的壓敏電壓不僅與材料配方和器件厚度有關(guān)，而且受制造工藝影響很大。MLV由于采用并聯(lián)疊層結(jié)構(gòu)，壓敏電壓僅與單層介質(zhì)的厚度有關(guān)，而與整片的厚度無(wú)關(guān)，因此可以在流延工序中通過(guò)控制陶瓷層的厚度靈活調(diào)整器件的壓敏電壓。
3MLV在ESD保護(hù)中的應(yīng)用
    ESD在日常生活中極為常見。由于其現(xiàn)象極微弱，發(fā)生時(shí)人們幾乎沒(méi)有覺察，但對(duì)于“脆弱“的電子設(shè)備卻可能是致命的。ESD可以通過(guò)電子產(chǎn)品的按鍵、旋鈕、電源、接線端等與內(nèi)部電路相連通的部分進(jìn)入產(chǎn)品內(nèi)部，輕則產(chǎn)生信號(hào)擾動(dòng)，重則可能使電路中某一元件失靈甚至徹底損壞。
    盡管我們?nèi)粘＝佑|到的電子產(chǎn)品的內(nèi)部電路都具備一定等級(jí)的片上ESD保護(hù)措施（典型的內(nèi)部ESD保護(hù)水平為2kV），但使用者產(chǎn)生的ESD電壓和電流峰值能在1ns的時(shí)間內(nèi)上升到15kV和100A[5]，這大大超出了片上保護(hù)的能力。美國(guó)ESD協(xié)會(huì)對(duì)電子產(chǎn)品損壞原因的評(píng)估表明，大約27％～33％是由ESD引起的[6]；我國(guó)通訊行業(yè)每年由靜電危害造成的損失高達(dá)幾億元人民幣[7]。由此可見，在電路中引入輔助的ESD保護(hù)措施，如添加ESD抑制器，以減少靜電危害造成的損失是十分必要的。
    使用MLV作為ESD抑制器的電子產(chǎn)品很多，包括汽車內(nèi)部的電子系統(tǒng)（設(shè)備）、電源、計(jì)算機(jī)及其周邊設(shè)備、辦公室設(shè)備如復(fù)印機(jī)、傳真機(jī)和打印機(jī)的按鍵/控制器、消費(fèi)型電子設(shè)備如DVD、VCD、機(jī)頂盒，通訊設(shè)備如MODEM、無(wú)線LAN、手機(jī)/無(wú)繩電話和尋呼機(jī)等等。
    如圖3所示，進(jìn)入電子系統(tǒng)內(nèi)部的ESD，當(dāng)其電壓超過(guò)ESD抑制器的壓敏電壓，抑制器就會(huì)導(dǎo)通，將大部分的ESD能量導(dǎo)向接地端，殘余的能量在傳輸過(guò)程中仍會(huì)減弱，到達(dá)內(nèi)部電路時(shí)已經(jīng)降到很低的水平，不會(huì)再對(duì)電路構(gòu)成危害。
4高頻信號(hào)傳輸線路的ESD最優(yōu)化保護(hù)[6][8]
    隨著線路數(shù)據(jù)傳輸速度的不斷提高，抑制器電容、線路寄生電感等帶來(lái)的影響成為ESD保護(hù)設(shè)計(jì)中不容忽略的問(wèn)題。合理的參數(shù)選擇和布線設(shè)計(jì)對(duì)保證信號(hào)的穩(wěn)定性和完整性十分重要。
4.1抑制器電容
    對(duì)于低頻電路，大的抑制器電容是有益的，因?yàn)樗梢詾V去高頻干擾而使低頻信號(hào)順利通過(guò)。而對(duì)于高頻電路則完全相反，大的抑制器電容會(huì)導(dǎo)致信號(hào)惡化，降低電路對(duì)信號(hào)的識(shí)別能力。如圖4所示。在通用串行總線標(biāo)準(zhǔn)USB2.0所支持的最高傳輸率為480Mbps的數(shù)據(jù)傳輸線路中，加入電容量?jī)H為10pF的ESD抑制器就足以使其信號(hào)的上升和下降時(shí)間增加140％。
    因此，高頻信號(hào)傳輸線路中的ESD抑制器必須具有足夠小的電容量以保證傳輸數(shù)據(jù)的連續(xù)和完整，這必然要求MLV向低電容和超低電容化的方向發(fā)展。
    目前，MLV產(chǎn)品的標(biāo)準(zhǔn)電容值為數(shù)十皮法到幾千皮法不等，可適用于從普通的音頻、視頻信號(hào)到符合USB1.1標(biāo)準(zhǔn)，即數(shù)據(jù)傳輸率最高為12Mbps的電子線路?？梢钥紤]在原料中添加Sb2O3以降低材料表觀電容率和在MLV內(nèi)部設(shè)計(jì)制作串聯(lián)微間隙來(lái)降低MLV的電容量。這是本課題組正在研究的內(nèi)容之一，將在以后的文章中給予介紹。
4.2抑制器的放置位置
    合理的ESD抑制器安裝位置可以將受保護(hù)芯片兩端的ESD瞬態(tài)電壓降至最小。高速瞬態(tài)ESD不可避免地會(huì)給線路帶來(lái)寄生電感問(wèn)題，突出表現(xiàn)在高頻線路當(dāng)中。任何連接接線端、芯片及內(nèi)部元件的線路都會(huì)產(chǎn)生寄生電感，高頻下它表現(xiàn)為一個(gè)阻抗元件，如圖5所示。
    L2能夠耗散殘余的ESD脈沖能量，因此，設(shè)計(jì)時(shí)應(yīng)使L2最大，即抑制器離受保護(hù)芯片盡可能遠(yuǎn)。原則上，ESD抑制器應(yīng)直接安裝在接線端后部，成為電路保護(hù)的首道“防線”。
    另一重要的設(shè)計(jì)就是減小ESD抑制器與數(shù)據(jù)傳輸線之間的距離。寄生電感L3會(huì)引起電壓過(guò)沖并增加抑制器的響應(yīng)時(shí)間。因此，設(shè)計(jì)時(shí)最好能夠?qū)LV外電極與線路直接焊接在一起。
4.3接地端的選擇
    最后需要注意的是，ESD抑制器的接地端應(yīng)該選擇設(shè)備的機(jī)殼（框架）接地線，而不是信號(hào)（數(shù)字）接地線，如圖5所示。這樣可以將ESD脈沖直接導(dǎo)向信號(hào)傳輸系統(tǒng)外部，避免引起噪聲信號(hào)的對(duì)地反彈，從而將線路中的干擾降至最小。
5結(jié)束語(yǔ)
    MLV是一種表面安裝瞬態(tài)過(guò)電壓保護(hù)元件，具有許多傳統(tǒng)圓片式壓敏電阻器和硅齊納二極管無(wú)法達(dá)到的優(yōu)點(diǎn)，因而是新型電子產(chǎn)品如計(jì)算機(jī)、手機(jī)、個(gè)人數(shù)字助手等的瞬態(tài)過(guò)電壓抑制，尤其是ESD保護(hù)的首選元件。據(jù)統(tǒng)計(jì)，約1/4以上的電子產(chǎn)品的損壞是由ESD引起的。隨著我國(guó)移動(dòng)通信業(yè)國(guó)產(chǎn)化率的顯著提高和計(jì)算機(jī)、網(wǎng)絡(luò)的高速發(fā)展，越來(lái)越多的小型低功率電子元件將投入使用，ESD造成的潛在威脅也將越來(lái)越大。
    因此，研究ESD產(chǎn)生的電磁脈沖對(duì)微電子元器件及設(shè)備的干擾與破壞機(jī)理，提出有效的防護(hù)辦法和合理的設(shè)計(jì)原則，是一項(xiàng)非常重要的課題，具有廣闊的應(yīng)用前景，應(yīng)該予以足夠重視。

參考文獻(xiàn)：

[1]李盛濤.電子元件發(fā)展現(xiàn)狀與趨勢(shì)[A].第八屆壓敏電阻器學(xué)術(shù)年會(huì)論文集[C]，2001,1.
[2]張勇.新型片式元器件在通信領(lǐng)域中的應(yīng)用和發(fā)展[J]半導(dǎo)體雜志，2000，（6）
[3]SiemensMatsushitaComponents[Z].西門子松下公司樣本
[4]H.RPhillip,L.M.Levinson.ZnOVaristors for Protection Against Nuclear Electromagnetic Pulses[J].J.Appl.Phys.,1981,52(2):1083-1090.
[5]LittlefuseInc.TheESDProblem[Z].2001.
[6]JamesColby.KeyconsiderationsforESDcircuitprotection[J].ElectronicDesign,2001,(9).
[7]楊建華.靜電對(duì)光纖接入網(wǎng)設(shè)備的危害及防護(hù)[J]廣東通訊技術(shù)，2002，20（5）：32.
[8]LittlefuseInc..ProtectingtheUniversalSerialBusfromovervoltageandovercurrentthreats[Z].2001